Kennlinienschar-Generator
Generieren Sie ID-VDS (MOSFET) oder IC-VCE (BJT) Kurvenfamilien mit Sättigungsgrenzen, λ-Modulation und Early-Effekt.
Physikalische Modelle
Der Generator berechnet die Ausgangskennlinien mit folgenden Modellen:
Der Parameter λ (Kanallängenmodulation / Early-Effekt⁻¹) bestimmt die Steigung im Sättigungsbereich. λ = 0 ergibt ideal flache Kurven.
Drei-Bereiche-Modell
Normen & Standards
| Norm | Bezeichnung | Anwendungsbereich |
|---|---|---|
| DIN EN 60747-8 | Feldeffekt-Transistoren | Messvorschriften für MOSFET-Kennlinien: ID-VDS, ID-VGS Transfer, Durchbruchspannung, RDS(on). |
| DIN EN 60747-6 | Bipolare Transistoren | Messvorschriften für BJT: IC-VCE Ausgangskennlinie, IC-VBE Transferkennlinie, hFE-Messung. |
| IEC 60747-2 | Rectifier diodes | Allgemeine Prüf- und Messverfahren für Halbleiterbauelemente, einschließlich Parameterdefinitionen. |
| BSIM4 | MOSFET Model | Industriestandard SPICE-Modell für MOSFETs: Level-2 Parameter (Vth0, KP, LAMBDA) für Kennliniensimulation. |
Fachbegriffe (Glossar)
- Kennlinienschar
- Kurvenfamilie: ID vs. VDS für verschiedene VGS (MOSFET) oder IC vs. VCE für verschiedene IB (BJT). Zeigt alle Betriebspunkte.
- Übersteuerungsspannung (VOV)
- VOV = VGS - Vth. Bestimmt den Drainstrom und die Sättigungsspannung. VOV > 0: Transistor leitet.
- Kanallängenmodulation (λ)
- Ursache der endlichen Ausgangsleitfähigkeit im Sättigungsbereich. Verkürzung des effektiven Kanals bei hohem VDS. λ = 1/VA.
- Early-Spannung (VA)
- BJT-Parameter: Schnittpunkt der IC-VCE-Kurven (extrapoliert). Typisch 50-200V. VA = 1/λ. Hohe VA → flache Kurven → gute Stromquelle.
- Linearer Bereich
- VDS < VGS - Vth: MOSFET als spannungsgesteuerter Widerstand. ID steigt nahezu linear mit VDS.
- Sättigungsbereich
- VDS ≥ VGS - Vth: MOSFET als Stromquelle. ID nahezu konstant (moduliert durch λ).
Häufig gestellte Fragen
Was ist eine Kennlinienschar?
Eine Kennlinienschar (Kurvenfamilie) zeigt den Drain-/Kollektorstrom als Funktion der Drain-Source-/Kollektor-Emitter-Spannung für verschiedene Gate-/Basisansteuerungen. Sie ist das zentrale Werkzeug zur Transistorcharakterisierung.
Wie lese ich eine MOSFET-Kennlinienschar?
X-Achse: VDS (Drain-Source-Spannung). Y-Achse: ID (Drainstrom). Jede Kurve: eine Gate-Spannung VGS. Links: linearer Bereich (VDS < VGS-Vth). Rechts: Sättigungsbereich (VDS > VGS-Vth). Die Kurvenknicks markieren die Sättigungsspannung.
Was ist der λ-Parameter?
λ (Lambda) ist der Kanallängenmodulationsparameter (V⁻¹). Er beschreibt die Steigung im Sättigungsbereich: ID = K(VGS-Vth)²(1+λVDS). Typisch: 0,01-0,1 V⁻¹. λ = 0 ergibt ideale flache Sättigung. Entspricht ro = 1/(λ×ID).
Was ist K (Transkonduktanzparameter)?
K = ½ × µn × Cox × W/L. Einheit: mA/V². Bestimmt die „Steilheit" der Kennlinie. Größeres W/L (breiter Kanal, kurzer Kanal) → höheres K → höherer Strom bei gleichem VGS.
Was ist der Early-Effekt?
Beim BJT beschreibt der Early-Effekt die Zunahme von IC mit VCE im aktiven Bereich: IC = β×IB×(1+VCE/VA). VA (Early-Spannung, typisch 50-200 V) bestimmt die Steigung. Kleines VA → starke Steigung → hohe Ausgangsleitfähigkeit.
Was ist VDS,sat?
Die Sättigungsspannung VDS,sat = VGS - Vth (Übersteuerungsspannung). Unterhalb: linearer Bereich (Transistor als variabler Widerstand). Oberhalb: Sättigungsbereich (Transistor als Stromquelle).
Wie berechnet sich ID im linearen Bereich?
ID = K × [2(VGS-Vth)VDS - VDS²] × (1+λVDS). Im linearen Bereich verhält sich der MOSFET wie ein spannungsgesteuerter Widerstand mit RDS ≈ 1/(2K×(VGS-Vth)).
Was unterscheidet NMOS und PMOS?
NMOS: positive VGS, positiver ID, positive VDS. PMOS: negative VGS (Betrag > |Vth|), negativer ID, negative VDS. Zur Vereinfachung arbeitet dieser Rechner mit Beträgen. Schaltungstechnisch: PMOS ist komplementär.
Wie simuliere ich die Kennlinienschar in SPICE?
LTspice: .DC VDS 0 10 0.1 VGS 1 5 1 — swept VDS von 0-10V bei VGS 1-5V im 1V-Schritt. Dann ID(M1) auf der Y-Achse plotten. Die SPICE-Parameter Vth0, KP, LAMBDA entsprechen unseren Vth, K, λ.
Wofür brauche ich Kennlinienscharen?
Verstärkerdesign (Q-Punkt wählen), Schalterdesign (ON-Widerstand), Last-Matching, thermische Analyse (SOA-Grenzen), Modellvalidierung (Mess- vs. Modellkurven). Unverzichtbar für analoges Schaltungsdesign.