SI4800DY SPICE Modell — NMOS MOSFET Parameter | KennLab

SPICE-Modellparameter für den SI4800DY (NMOS MOSFET): VTO=2, KP=74. Quelle: KiCad-Spice-Library.


MOSFET · NMOS · Siliconix

Übersicht

Der SI4800DY ist ein NMOS MOSFET von Siliconix. Die Schwellenspannung (VTO) beträgt 2 V ; das Modell führt zudem einen RON-Wert von 18.000 mΩ. Zusätzlich ist ein VDS-Parameter von 30 V hinterlegt.

Die nachfolgenden SPICE-Modellparameter stammen aus der Open-Source-Bibliothek KiCad-Spice-Library und lassen sich in vielen Faellen in LTSpice, ngspice oder QUCS einbinden. Ob ein Modell ohne Nacharbeit laeuft, haengt jedoch von Bibliothekseinbindung, Syntaxdetails und Simulatoroptionen ab. Das Modell verwendet das VDMOS/LEVEL-1 Format.

Ausgangskennlinienfeld (I_D vs V_DS)

Ausgangskennlinienfeld — SI4800DY V_DS [V] I_D [A] V_GS = 3V V_GS = 4V V_GS = 5V

Das Ausgangskennlinienfeld zeigt den Drainstrom I_D als Funktion der Drain-Source-Spannung V_DS für drei Gate-Spannungen. Der Übergang von der linearen zur Sättigungsregion laesst sich im Modell nachvollziehen. Nutzen Sie unseren MOSFET-Arbeitsbereich-Rechner für interaktive Analysen.

Einordnung & Anwendung

Typologie Feldeffekttransistor (MOSFET)
Polarität NMOS
Modell-Einordnung Niedrigere VTO-Einordnung
Gate-Schwellenspannung (VTO) Niedriger (2 V)

Ein niedriger VTO-Wert (VTO = 2 V) kann im Modell auf ein früheres Einsetzen des Kanalstroms hindeuten. Für die Beurteilung einer 3.3V- oder 5V-Ansteuerung sind jedoch vor allem R_DS(on)-Kennwerte, Transferkurven, Stromniveau und Temperaturverhalten des konkreten Bauteils maßgeblich.

Hinweis: Diese Einordnung leitet sich aus wenigen SPICE-Kennwerten ab und ersetzt keine datenblatt-, thermik- oder schaltungsbezogene Eignungspruefung.

SPICE-Modellparameter

SI4800DY — MOSFET SPICE Parameter
ParameterSPICE-SchlüsselWert
Schwellenspannung VTO 2.0000V
Transkonduktanzkoeffizient KP 74.0000A/V²
Drain-Widerstand RD 7.200 mΩ
Source-Widerstand RS 5.400 mΩ
Drain-Source On-Widerstand RON 18.000 mΩ
Max. Gate-Drain Kapazität CGDMAX .3nF
Min. Gate-Drain Kapazität CGDMIN .04nF
Gate-Source Kapazität CGS .6nF
Sperrschichtkapazität CJO .17nF
Sättigungsstrom IS 17.400 pA
Gate Ladung QG 8.700 nC
Max. Drain-Source Spannung VDS 30.0000V

SPICE .model Zeile

.model SI4800DY VDMOS(RG=3 (VTO=2 KP=74 RD=0.007200000000000001 RS=0.0054 CGDMAX=.3n CGDMIN=.04n CGS=.6n CJO=.17n IS=1.74e-11 RB=0.009000000000000001 RON=0.018000000000000002 QG=8.7e-9 VDS=30)

Die obige Zeile kann in viele SPICE-Netzlisten (LTSpice, ngspice, QUCS) uebernommen werden. Vor dem produktiven Einsatz sollten Modellsyntax, Default-Temperaturen und Bibliothekspfade im verwendeten Simulator geprueft werden. Das Modell verwendet das VDMOS(RG=3 Format.

Hinweise zur Nutzung

1. Viele SPICE-Workflows starten mit einer nominalen Simulationstemperatur von 27°C. Massgeblich bleiben jedoch die Einstellungen des verwendeten Simulators (z.B. .temp, tnom) und die modellierten Temperaturkoeffizienten.

2. Kopieren Sie die .model-Zeile direkt in Ihre SPICE-Netzliste oder verwenden Sie unseren SPICE-Parameterextraktion Rechner.

3. Die Modellgenauigkeit kann je nach Hersteller-Charge variieren. Validieren Sie kritische Designs stets mit Datenblatt-Messungen.

MOSFET Arbeitsbereich Schnellrechner

NMOS-Parameter aus SPICE-Modell vorausgefüllt:

V
V
V
mA/V²
Id37.000 mA
BereichSättigung
Pd185.00 mW
Erweiterten MOSFET-Rechner öffnen →

Häufig gestellte Fragen

Was bedeutet VTO=2V beim SI4800DY?

VTO (Threshold Voltage) ist die modellierte Gate-Schwellenspannung, ab der im MOSFET-Modell Kanalstrom einsetzt. Beim SI4800DY liegt sie bei 2 V. Allein daraus laesst sich jedoch keine sichere Logic-Level-Aussage ableiten; dafuer sind vor allem R_DS(on)-Angaben, Transferkurven sowie Strom- und Temperaturbedingungen bei der tatsaechlichen Gate-Spannung relevant.

Kann ich den SI4800DY direkt in LTSpice verwenden?

Hauefig ja, aber nicht zwingend ohne Nacharbeit. Kopieren Sie die .model-Zeile aus der KiCad-Spice-Library in Ihre Netzliste und pruefen Sie Modellformat, Bibliothekseinbindung und Temperatur-/Optionsdefaults Ihres LTSpice-Setups. Das Modell verwendet das LEVEL-1-Format, das in vielen SPICE-Simulatoren grundsaetzlich bekannt ist.

Modelle mit niedrigerem modelliertem RDS(on)

Folgende Modelle liegen in ähnlichen Grundkategorien, zeigen im jeweiligen SPICE-Modell jedoch abweichende BF- bzw. RDS(on)-Tendenzen:

Technologische Alternativen (NMOS)

Weitere Transistormodelle mit vergleichbarem Schwellenspannungs-Niveau (VTO):

Quellen und Referenzen

Methodik & Quellenprüfung

Inhalte basieren auf nachvollziehbaren Modellgleichungen, Normbezügen, Primärliteratur oder Hersteller-/Datenbankquellen. Quellenlinks wurden zuletzt am 3. April 2026 gegen offizielle Veröffentlichungen geprüft.