Übersicht
Der KP723G ist ein NMOS MOSFET von INTEGRAL. Die Schwellenspannung (VTO) beträgt 1.82 V ; das Modell führt zudem einen RON-Wert von 28.000 mΩ. Zusätzlich ist ein VDS-Parameter von 60 V hinterlegt.
Die nachfolgenden SPICE-Modellparameter stammen aus der Open-Source-Bibliothek KiCad-Spice-Library und lassen sich in vielen Faellen in LTSpice, ngspice oder QUCS einbinden. Ob ein Modell ohne Nacharbeit laeuft, haengt jedoch von Bibliothekseinbindung, Syntaxdetails und Simulatoroptionen ab. Das Modell verwendet das VDMOS/LEVEL-1 Format.
Ausgangskennlinienfeld (I_D vs V_DS)
Das Ausgangskennlinienfeld zeigt den Drainstrom I_D als Funktion der Drain-Source-Spannung V_DS für drei Gate-Spannungen. Der Übergang von der linearen zur Sättigungsregion laesst sich im Modell nachvollziehen. Nutzen Sie unseren MOSFET-Arbeitsbereich-Rechner für interaktive Analysen.
Einordnung & Anwendung
Ein niedriger VTO-Wert (VTO = 1.82 V) kann im Modell auf ein früheres Einsetzen des Kanalstroms hindeuten. Für die Beurteilung einer 3.3V- oder 5V-Ansteuerung sind jedoch vor allem R_DS(on)-Kennwerte, Transferkurven, Stromniveau und Temperaturverhalten des konkreten Bauteils maßgeblich.
Hinweis: Diese Einordnung leitet sich aus wenigen SPICE-Kennwerten ab und ersetzt keine datenblatt-, thermik- oder schaltungsbezogene Eignungspruefung.
Gate-Kapazität & Treiberauslegung
Die relativ hohe Eingangskapazität (geschätzt/äquivalent CGS = 3.000 nF) weist auf erhöhten Umladebedarf am Gate hin. Für schnelle Flanken oder höhere PWM-Frequenzen ist daher oft ein dedizierter Gate-Treiber sinnvoll; der nötige Spitzenstrom hängt von Gate-Ladung, Taktfrequenz und gewünschter Flankenzeit ab.
SPICE-Modellparameter
| Parameter | SPICE-Schlüssel | Wert |
|---|---|---|
| Schwellenspannung | VTO | 1.8200V |
| Kanallängenmodulation | LAMBDA | 1.000 m1/V |
| Drain-Widerstand | RD | 23.000 mΩ |
| Source-Widerstand | RS | 300.000 µΩ |
| Gate-Widerstand | RG | 40.0000Ω |
| Drain-Source On-Widerstand | RON | 28.000 mΩ |
| Max. Gate-Drain Kapazität | CGDMAX | 2.096 nF |
| Min. Gate-Drain Kapazität | CGDMIN | 50.000 pF |
| Gate-Source Kapazität | CGS | 3.000 nF |
| Sperrschichtkapazität | CJO | 2.800 nF |
| Transitzeit | TT | 14.000 µs |
| Sättigungsstrom | IS | 65.500 nA |
| Emissionskoeffizient | N | 2.0070 |
| Max. Drain-Source Spannung | VDS | 60.0000V |
SPICE .model Zeile
.model KP723G VDMOS(KP=26.0059 (VTO=1.82 LAMBDA=0.001 RD=0.023 RS=0.0003 RG=40 CGDMAX=2.0959999999999998e-9 CGDMIN=5e-11 CGS=3e-9 CJO=2.8e-9 TT=0.000014 IS=6.55e-8 N=2.007 RB=0.028186 RON=0.028 VDS=60 A=0.31 M=0.331 VJ=0.89)Die obige Zeile kann in viele SPICE-Netzlisten (LTSpice, ngspice, QUCS) uebernommen werden. Vor dem produktiven Einsatz sollten Modellsyntax, Default-Temperaturen und Bibliothekspfade im verwendeten Simulator geprueft werden. Das Modell verwendet das VDMOS(KP=26.0059 Format.
Hinweise zur Nutzung
1. Viele SPICE-Workflows starten mit einer nominalen Simulationstemperatur von 27°C. Massgeblich bleiben jedoch die Einstellungen des verwendeten Simulators (z.B. .temp, tnom) und die modellierten Temperaturkoeffizienten.
2. Kopieren Sie die .model-Zeile direkt in Ihre SPICE-Netzliste oder verwenden Sie unseren SPICE-Parameterextraktion Rechner.
3. Die Modellgenauigkeit kann je nach Hersteller-Charge variieren. Validieren Sie kritische Designs stets mit Datenblatt-Messungen.
⚡ MOSFET Arbeitsbereich Schnellrechner
NMOS-Parameter aus SPICE-Modell vorausgefüllt:
Häufig gestellte Fragen
Was bedeutet VTO=1.82V beim KP723G?
VTO (Threshold Voltage) ist die modellierte Gate-Schwellenspannung, ab der im MOSFET-Modell Kanalstrom einsetzt. Beim KP723G liegt sie bei 1.82 V. Allein daraus laesst sich jedoch keine sichere Logic-Level-Aussage ableiten; dafuer sind vor allem R_DS(on)-Angaben, Transferkurven sowie Strom- und Temperaturbedingungen bei der tatsaechlichen Gate-Spannung relevant.
Kann ich den KP723G direkt in LTSpice verwenden?
Hauefig ja, aber nicht zwingend ohne Nacharbeit. Kopieren Sie die .model-Zeile aus der KiCad-Spice-Library in Ihre Netzliste und pruefen Sie Modellformat, Bibliothekseinbindung und Temperatur-/Optionsdefaults Ihres LTSpice-Setups. Das Modell verwendet das LEVEL-1-Format, das in vielen SPICE-Simulatoren grundsaetzlich bekannt ist.
Modelle mit niedrigerem modelliertem RDS(on)
Folgende Modelle liegen in ähnlichen Grundkategorien, zeigen im jeweiligen SPICE-Modell jedoch abweichende BF- bzw. RDS(on)-Tendenzen:
Technologische Alternativen (NMOS)
Weitere Transistormodelle mit vergleichbarem Schwellenspannungs-Niveau (VTO):
Quellen und Referenzen
- KiCad-Spice-Library — LTSpice MOS.lib
- LTSpice Standard Model Library — Analog Devices