Übersicht
Der IPD135N03L ist ein NMOS MOSFET von Infineon. Die Schwellenspannung (VTO) beträgt 2.77 V ; das Modell führt zudem einen RON-Wert von 13.500 mΩ. Zusätzlich ist ein VDS-Parameter von 30 V hinterlegt.
Die nachfolgenden SPICE-Modellparameter stammen aus der Open-Source-Bibliothek KiCad-Spice-Library und lassen sich in vielen Faellen in LTSpice, ngspice oder QUCS einbinden. Ob ein Modell ohne Nacharbeit laeuft, haengt jedoch von Bibliothekseinbindung, Syntaxdetails und Simulatoroptionen ab. Das Modell verwendet das VDMOS/LEVEL-1 Format.
Ausgangskennlinienfeld (I_D vs V_DS)
Das Ausgangskennlinienfeld zeigt den Drainstrom I_D als Funktion der Drain-Source-Spannung V_DS für drei Gate-Spannungen. Der Übergang von der linearen zur Sättigungsregion laesst sich im Modell nachvollziehen. Nutzen Sie unseren MOSFET-Arbeitsbereich-Rechner für interaktive Analysen.
Einordnung & Anwendung
VTO = 2.77 V liegt in einem mittleren Bereich. Das Modell deutet damit eher auf klassische Gate-Treiber-Spannungen hin, ersetzt aber keine Prüfung der R_DS(on)-Angaben bei der tatsächlich verfügbaren Gate-Spannung, der Strombelastung und des sicheren Arbeitsbereichs.
Hinweis: Diese Einordnung leitet sich aus wenigen SPICE-Kennwerten ab und ersetzt keine datenblatt-, thermik- oder schaltungsbezogene Eignungspruefung.
Gate-Kapazität & Treiberauslegung
Die eher geringe Eingangskapazität (CGS = 750.000 pF) deutet auf geringeren Umladebedarf hin. Ob eine direkte Ansteuerung ausreicht, hängt dennoch von Gate-Ladung, Pegelreserve, PWM-Frequenz und den zulässigen Schaltverlusten ab.
SPICE-Modellparameter
| Parameter | SPICE-Schlüssel | Wert |
|---|---|---|
| Schwellenspannung | VTO | 2.7700V |
| Transkonduktanzkoeffizient | KP | 84.9000A/V² |
| Kanallängenmodulation | LAMBDA | 90.000 m1/V |
| Drain-Widerstand | RD | 7.160 mΩ |
| Source-Widerstand | RS | 2.350 mΩ |
| Drain-Source On-Widerstand | RON | 13.500 mΩ |
| Max. Gate-Drain Kapazität | CGDMAX | 180.000 pF |
| Min. Gate-Drain Kapazität | CGDMIN | 12.000 pF |
| Gate-Source Kapazität | CGS | 750.000 pF |
| Sperrschichtkapazität | CJO | 960.000 pF |
| Transitzeit | TT | 3.000 ns |
| Sättigungsstrom | IS | 6.600 pA |
| Emissionskoeffizient | N | 1.1000 |
| Gate Ladung | QG | 5.000 nC |
| Max. Drain-Source Spannung | VDS | 30.0000V |
SPICE .model Zeile
.model IPD135N03L VDMOS(RG=1.2 (VTO=2.77 KP=84.9 LAMBDA=0.09 RD=0.0071600000000000006 RS=0.00235 CGDMAX=1.8e-10 CGDMIN=1.2e-11 CGS=7.500000000000001e-10 CJO=9.6e-10 TT=3.0000000000000004e-9 IS=6.599999999999999e-12 N=1.1 RB=0.00488 RON=0.0135 QG=5e-9 VDS=30 A=0.6 M=0.3 VJ=0.9)Die obige Zeile kann in viele SPICE-Netzlisten (LTSpice, ngspice, QUCS) uebernommen werden. Vor dem produktiven Einsatz sollten Modellsyntax, Default-Temperaturen und Bibliothekspfade im verwendeten Simulator geprueft werden. Das Modell verwendet das VDMOS(RG=1.2 Format.
Hinweise zur Nutzung
1. Viele SPICE-Workflows starten mit einer nominalen Simulationstemperatur von 27°C. Massgeblich bleiben jedoch die Einstellungen des verwendeten Simulators (z.B. .temp, tnom) und die modellierten Temperaturkoeffizienten.
2. Kopieren Sie die .model-Zeile direkt in Ihre SPICE-Netzliste oder verwenden Sie unseren SPICE-Parameterextraktion Rechner.
3. Die Modellgenauigkeit kann je nach Hersteller-Charge variieren. Validieren Sie kritische Designs stets mit Datenblatt-Messungen.
⚡ MOSFET Arbeitsbereich Schnellrechner
NMOS-Parameter aus SPICE-Modell vorausgefüllt:
Häufig gestellte Fragen
Was bedeutet VTO=2.77V beim IPD135N03L?
VTO (Threshold Voltage) ist die modellierte Gate-Schwellenspannung, ab der im MOSFET-Modell Kanalstrom einsetzt. Beim IPD135N03L liegt sie bei 2.77 V. Allein daraus laesst sich jedoch keine sichere Logic-Level-Aussage ableiten; dafuer sind vor allem R_DS(on)-Angaben, Transferkurven sowie Strom- und Temperaturbedingungen bei der tatsaechlichen Gate-Spannung relevant.
Kann ich den IPD135N03L direkt in LTSpice verwenden?
Hauefig ja, aber nicht zwingend ohne Nacharbeit. Kopieren Sie die .model-Zeile aus der KiCad-Spice-Library in Ihre Netzliste und pruefen Sie Modellformat, Bibliothekseinbindung und Temperatur-/Optionsdefaults Ihres LTSpice-Setups. Das Modell verwendet das LEVEL-1-Format, das in vielen SPICE-Simulatoren grundsaetzlich bekannt ist.
Modelle mit niedrigerem modelliertem RDS(on)
Folgende Modelle liegen in ähnlichen Grundkategorien, zeigen im jeweiligen SPICE-Modell jedoch abweichende BF- bzw. RDS(on)-Tendenzen:
Technologische Alternativen (NMOS)
Weitere Transistormodelle mit vergleichbarem Schwellenspannungs-Niveau (VTO):
Quellen und Referenzen
- KiCad-Spice-Library — LTSpice MOS.lib
- LTSpice Standard Model Library — Analog Devices