Übersicht
Der IPD035N06L3 ist ein NMOS MOSFET von Infineon. Die Schwellenspannung (VTO) beträgt 2.5 V ; das Modell führt zudem einen RON-Wert von 3.500 mΩ. Zusätzlich ist ein VDS-Parameter von 60 V hinterlegt.
Die nachfolgenden SPICE-Modellparameter stammen aus der Open-Source-Bibliothek KiCad-Spice-Library und lassen sich in vielen Faellen in LTSpice, ngspice oder QUCS einbinden. Ob ein Modell ohne Nacharbeit laeuft, haengt jedoch von Bibliothekseinbindung, Syntaxdetails und Simulatoroptionen ab. Das Modell verwendet das VDMOS/LEVEL-1 Format.
Ausgangskennlinienfeld (I_D vs V_DS)
Das Ausgangskennlinienfeld zeigt den Drainstrom I_D als Funktion der Drain-Source-Spannung V_DS für drei Gate-Spannungen. Der Übergang von der linearen zur Sättigungsregion laesst sich im Modell nachvollziehen. Nutzen Sie unseren MOSFET-Arbeitsbereich-Rechner für interaktive Analysen.
Einordnung & Anwendung
VTO = 2.5 V liegt in einem mittleren Bereich. Das Modell deutet damit eher auf klassische Gate-Treiber-Spannungen hin, ersetzt aber keine Prüfung der R_DS(on)-Angaben bei der tatsächlich verfügbaren Gate-Spannung, der Strombelastung und des sicheren Arbeitsbereichs.
Hinweis: Diese Einordnung leitet sich aus wenigen SPICE-Kennwerten ab und ersetzt keine datenblatt-, thermik- oder schaltungsbezogene Eignungspruefung.
Gate-Kapazität & Treiberauslegung
Die relativ hohe Eingangskapazität (geschätzt/äquivalent CGS = 9.910 nF) weist auf erhöhten Umladebedarf am Gate hin. Für schnelle Flanken oder höhere PWM-Frequenzen ist daher oft ein dedizierter Gate-Treiber sinnvoll; der nötige Spitzenstrom hängt von Gate-Ladung, Taktfrequenz und gewünschter Flankenzeit ab.
SPICE-Modellparameter
| Parameter | SPICE-Schlüssel | Wert |
|---|---|---|
| Schwellenspannung | VTO | 2.5000V |
| Transkonduktanzkoeffizient | KP | 348.8000A/V² |
| Kanallängenmodulation | LAMBDA | 10.000 m1/V |
| Drain-Widerstand | RD | 1.450 mΩ |
| Source-Widerstand | RS | 889.000 µΩ |
| Drain-Source On-Widerstand | RON | 3.500 mΩ |
| Max. Gate-Drain Kapazität | CGDMAX | 3.260 nF |
| Min. Gate-Drain Kapazität | CGDMIN | 28.000 pF |
| Gate-Source Kapazität | CGS | 9.910 nF |
| Sperrschichtkapazität | CJO | 5.410 nF |
| Transitzeit | TT | 30.000 ns |
| Sättigungsstrom | IS | 15.800 pA |
| Emissionskoeffizient | N | 1.0600 |
| Gate Ladung | QG | 59.000 nC |
| Max. Drain-Source Spannung | VDS | 60.0000V |
SPICE .model Zeile
.model IPD035N06L3 VDMOS(RG=1.3 (VTO=2.5 KP=348.8 LAMBDA=0.01 RD=0.00145 RS=0.0008889999999999999 CGDMAX=3.26e-9 CGDMIN=2.8e-11 CGS=9.91e-9 CJO=5.41e-9 TT=3.0000000000000004e-8 IS=1.58e-11 N=1.06 RB=0.00121 RON=0.0035 QG=5.9000000000000006e-8 VDS=60 A=2.5 M=0.3 VJ=0.9)Die obige Zeile kann in viele SPICE-Netzlisten (LTSpice, ngspice, QUCS) uebernommen werden. Vor dem produktiven Einsatz sollten Modellsyntax, Default-Temperaturen und Bibliothekspfade im verwendeten Simulator geprueft werden. Das Modell verwendet das VDMOS(RG=1.3 Format.
Hinweise zur Nutzung
1. Viele SPICE-Workflows starten mit einer nominalen Simulationstemperatur von 27°C. Massgeblich bleiben jedoch die Einstellungen des verwendeten Simulators (z.B. .temp, tnom) und die modellierten Temperaturkoeffizienten.
2. Kopieren Sie die .model-Zeile direkt in Ihre SPICE-Netzliste oder verwenden Sie unseren SPICE-Parameterextraktion Rechner.
3. Die Modellgenauigkeit kann je nach Hersteller-Charge variieren. Validieren Sie kritische Designs stets mit Datenblatt-Messungen.
⚡ MOSFET Arbeitsbereich Schnellrechner
NMOS-Parameter aus SPICE-Modell vorausgefüllt:
Häufig gestellte Fragen
Was bedeutet VTO=2.5V beim IPD035N06L3?
VTO (Threshold Voltage) ist die modellierte Gate-Schwellenspannung, ab der im MOSFET-Modell Kanalstrom einsetzt. Beim IPD035N06L3 liegt sie bei 2.5 V. Allein daraus laesst sich jedoch keine sichere Logic-Level-Aussage ableiten; dafuer sind vor allem R_DS(on)-Angaben, Transferkurven sowie Strom- und Temperaturbedingungen bei der tatsaechlichen Gate-Spannung relevant.
Kann ich den IPD035N06L3 direkt in LTSpice verwenden?
Hauefig ja, aber nicht zwingend ohne Nacharbeit. Kopieren Sie die .model-Zeile aus der KiCad-Spice-Library in Ihre Netzliste und pruefen Sie Modellformat, Bibliothekseinbindung und Temperatur-/Optionsdefaults Ihres LTSpice-Setups. Das Modell verwendet das LEVEL-1-Format, das in vielen SPICE-Simulatoren grundsaetzlich bekannt ist.
Modelle mit niedrigerem modelliertem RDS(on)
Folgende Modelle liegen in ähnlichen Grundkategorien, zeigen im jeweiligen SPICE-Modell jedoch abweichende BF- bzw. RDS(on)-Tendenzen:
Technologische Alternativen (NMOS)
Weitere Transistormodelle mit vergleichbarem Schwellenspannungs-Niveau (VTO):
Quellen und Referenzen
- KiCad-Spice-Library — LTSpice MOS.lib
- LTSpice Standard Model Library — Analog Devices