FDS4885C_N SPICE Modell — NMOS MOSFET Parameter | KennLab

SPICE-Modellparameter für den FDS4885C_N (NMOS MOSFET): VTO=5, KP=14. Quelle: KiCad-Spice-Library.


MOSFET · NMOS · Fairchild

Übersicht

Der FDS4885C_N ist ein NMOS MOSFET von Fairchild. Die Schwellenspannung (VTO) beträgt 5 V ; das Modell führt zudem einen RON-Wert von 22.000 mΩ. Zusätzlich ist ein VDS-Parameter von 40 V hinterlegt.

Die nachfolgenden SPICE-Modellparameter stammen aus der Open-Source-Bibliothek KiCad-Spice-Library und lassen sich in vielen Faellen in LTSpice, ngspice oder QUCS einbinden. Ob ein Modell ohne Nacharbeit laeuft, haengt jedoch von Bibliothekseinbindung, Syntaxdetails und Simulatoroptionen ab. Das Modell verwendet das VDMOS/LEVEL-1 Format.

Ausgangskennlinienfeld (I_D vs V_DS)

Ausgangskennlinienfeld — FDS4885C_N V_DS [V] I_D [A] V_GS = 6V V_GS = 7V V_GS = 8V

Das Ausgangskennlinienfeld zeigt den Drainstrom I_D als Funktion der Drain-Source-Spannung V_DS für drei Gate-Spannungen. Der Übergang von der linearen zur Sättigungsregion laesst sich im Modell nachvollziehen. Nutzen Sie unseren MOSFET-Arbeitsbereich-Rechner für interaktive Analysen.

Einordnung & Anwendung

Typologie Feldeffekttransistor (MOSFET)
Polarität NMOS
Modell-Einordnung Höhere VTO-Einordnung
Gate-Schwellenspannung (VTO) Höher (5 V)

Ein höherer VTO-Wert (VTO = 5 V) deutet im Modell auf eine spätere Kanalbildung hin. Daraus lässt sich weder direkt eine besondere Störfestigkeit noch eine bestimmte Hochvolt-Eignung ableiten; dafür sind Datenblattwerte wie R_DS(on), Gate-Ladung, SOA sowie V_GS/V_DS-Ratings entscheidend.

Hinweis: Diese Einordnung leitet sich aus wenigen SPICE-Kennwerten ab und ersetzt keine datenblatt-, thermik- oder schaltungsbezogene Eignungspruefung.

SPICE-Modellparameter

FDS4885C_N — MOSFET SPICE Parameter
ParameterSPICE-SchlüsselWert
Schwellenspannung VTO 5.0000V
Transkonduktanzkoeffizient KP 14.0000A/V²
Kanallängenmodulation LAMBDA .031/V
Drain-Widerstand RD 8.800 mΩ
Source-Widerstand RS 2.200 mΩ
Drain-Source On-Widerstand RON 22.000 mΩ
Max. Gate-Drain Kapazität CGDMAX .5nF
Min. Gate-Drain Kapazität CGDMIN .12nF
Gate-Source Kapazität CGS .8nF
Sperrschichtkapazität CJO .24nF
Sättigungsstrom IS 30.000 pA
Gate Ladung QG 15.000 nC
Max. Drain-Source Spannung VDS 40.0000V

SPICE .model Zeile

.model FDS4885C_N VDMOS(RG=3 (VTO=5 KP=14 LAMBDA=.03 RD=0.0088 RS=0.0022 CGDMAX=.5n CGDMIN=.12n CGS=.8n CJO=.24n IS=3e-11 RB=0.011 RON=0.022 QG=1.5000000000000002e-8 VDS=40)

Die obige Zeile kann in viele SPICE-Netzlisten (LTSpice, ngspice, QUCS) uebernommen werden. Vor dem produktiven Einsatz sollten Modellsyntax, Default-Temperaturen und Bibliothekspfade im verwendeten Simulator geprueft werden. Das Modell verwendet das VDMOS(RG=3 Format.

Hinweise zur Nutzung

1. Viele SPICE-Workflows starten mit einer nominalen Simulationstemperatur von 27°C. Massgeblich bleiben jedoch die Einstellungen des verwendeten Simulators (z.B. .temp, tnom) und die modellierten Temperaturkoeffizienten.

2. Kopieren Sie die .model-Zeile direkt in Ihre SPICE-Netzliste oder verwenden Sie unseren SPICE-Parameterextraktion Rechner.

3. Die Modellgenauigkeit kann je nach Hersteller-Charge variieren. Validieren Sie kritische Designs stets mit Datenblatt-Messungen.

MOSFET Arbeitsbereich Schnellrechner

NMOS-Parameter aus SPICE-Modell vorausgefüllt:

V
V
V
mA/V²
Id0.000 mA
BereichSperrbereich
Pd0.00 mW
Erweiterten MOSFET-Rechner öffnen →

Häufig gestellte Fragen

Was bedeutet VTO=5V beim FDS4885C_N?

VTO (Threshold Voltage) ist die modellierte Gate-Schwellenspannung, ab der im MOSFET-Modell Kanalstrom einsetzt. Beim FDS4885C_N liegt sie bei 5 V. Allein daraus laesst sich jedoch keine sichere Logic-Level-Aussage ableiten; dafuer sind vor allem R_DS(on)-Angaben, Transferkurven sowie Strom- und Temperaturbedingungen bei der tatsaechlichen Gate-Spannung relevant.

Kann ich den FDS4885C_N direkt in LTSpice verwenden?

Hauefig ja, aber nicht zwingend ohne Nacharbeit. Kopieren Sie die .model-Zeile aus der KiCad-Spice-Library in Ihre Netzliste und pruefen Sie Modellformat, Bibliothekseinbindung und Temperatur-/Optionsdefaults Ihres LTSpice-Setups. Das Modell verwendet das LEVEL-1-Format, das in vielen SPICE-Simulatoren grundsaetzlich bekannt ist.

Modelle mit niedrigerem modelliertem RDS(on)

Folgende Modelle liegen in ähnlichen Grundkategorien, zeigen im jeweiligen SPICE-Modell jedoch abweichende BF- bzw. RDS(on)-Tendenzen:

Technologische Alternativen (NMOS)

Weitere Transistormodelle mit vergleichbarem Schwellenspannungs-Niveau (VTO):

Quellen und Referenzen

Methodik & Quellenprüfung

Inhalte basieren auf nachvollziehbaren Modellgleichungen, Normbezügen, Primärliteratur oder Hersteller-/Datenbankquellen. Quellenlinks wurden zuletzt am 3. April 2026 gegen offizielle Veröffentlichungen geprüft.