FDC2512 SPICE Modell — NMOS MOSFET Parameter | KennLab

SPICE-Modellparameter für den FDC2512 (NMOS MOSFET): VTO=2.6, KP=4. Quelle: KiCad-Spice-Library.


MOSFET · NMOS · Fairchild

Übersicht

Der FDC2512 ist ein NMOS MOSFET von Fairchild. Die Schwellenspannung (VTO) beträgt 2.6 V ; das Modell führt zudem einen RON-Wert von 450.000 mΩ. Zusätzlich ist ein VDS-Parameter von 150 V hinterlegt.

Die nachfolgenden SPICE-Modellparameter stammen aus der Open-Source-Bibliothek KiCad-Spice-Library und lassen sich in vielen Faellen in LTSpice, ngspice oder QUCS einbinden. Ob ein Modell ohne Nacharbeit laeuft, haengt jedoch von Bibliothekseinbindung, Syntaxdetails und Simulatoroptionen ab. Das Modell verwendet das VDMOS/LEVEL-1 Format.

Ausgangskennlinienfeld (I_D vs V_DS)

Ausgangskennlinienfeld — FDC2512 V_DS [V] I_D [A] V_GS = 4V V_GS = 5V V_GS = 6V

Das Ausgangskennlinienfeld zeigt den Drainstrom I_D als Funktion der Drain-Source-Spannung V_DS für drei Gate-Spannungen. Der Übergang von der linearen zur Sättigungsregion laesst sich im Modell nachvollziehen. Nutzen Sie unseren MOSFET-Arbeitsbereich-Rechner für interaktive Analysen.

Einordnung & Anwendung

Typologie Feldeffekttransistor (MOSFET)
Polarität NMOS
Modell-Einordnung Mittlere VTO-Einordnung
Gate-Schwellenspannung (VTO) Mittel (2.6 V)

VTO = 2.6 V liegt in einem mittleren Bereich. Das Modell deutet damit eher auf klassische Gate-Treiber-Spannungen hin, ersetzt aber keine Prüfung der R_DS(on)-Angaben bei der tatsächlich verfügbaren Gate-Spannung, der Strombelastung und des sicheren Arbeitsbereichs.

Hinweis: Diese Einordnung leitet sich aus wenigen SPICE-Kennwerten ab und ersetzt keine datenblatt-, thermik- oder schaltungsbezogene Eignungspruefung.

SPICE-Modellparameter

FDC2512 — MOSFET SPICE Parameter
ParameterSPICE-SchlüsselWert
Schwellenspannung VTO 2.6000V
Transkonduktanzkoeffizient KP 4.0000A/V²
Kanallängenmodulation LAMBDA .051/V
Drain-Widerstand RD 180.000 mΩ
Source-Widerstand RS 45.000 mΩ
Drain-Source On-Widerstand RON 450.000 mΩ
Max. Gate-Drain Kapazität CGDMAX .2nF
Min. Gate-Drain Kapazität CGDMIN .02nF
Gate-Source Kapazität CGS .5nF
Sperrschichtkapazität CJO .16nF
Sättigungsstrom IS 16.000 pA
Gate Ladung QG 8.000 nC
Max. Drain-Source Spannung VDS 150.0000V

SPICE .model Zeile

.model FDC2512 VDMOS(RG=3 (VTO=2.6 KP=4 LAMBDA=.05 RD=0.18 RS=0.045 CGDMAX=.2n CGDMIN=.02n CGS=.5n CJO=.16n IS=1.6e-11 RB=0.225 RON=0.45 QG=8e-9 VDS=150)

Die obige Zeile kann in viele SPICE-Netzlisten (LTSpice, ngspice, QUCS) uebernommen werden. Vor dem produktiven Einsatz sollten Modellsyntax, Default-Temperaturen und Bibliothekspfade im verwendeten Simulator geprueft werden. Das Modell verwendet das VDMOS(RG=3 Format.

Hinweise zur Nutzung

1. Viele SPICE-Workflows starten mit einer nominalen Simulationstemperatur von 27°C. Massgeblich bleiben jedoch die Einstellungen des verwendeten Simulators (z.B. .temp, tnom) und die modellierten Temperaturkoeffizienten.

2. Kopieren Sie die .model-Zeile direkt in Ihre SPICE-Netzliste oder verwenden Sie unseren SPICE-Parameterextraktion Rechner.

3. Die Modellgenauigkeit kann je nach Hersteller-Charge variieren. Validieren Sie kritische Designs stets mit Datenblatt-Messungen.

MOSFET Arbeitsbereich Schnellrechner

NMOS-Parameter aus SPICE-Modell vorausgefüllt:

V
V
V
mA/V²
Id0.320 mA
BereichSättigung
Pd1.60 mW
Erweiterten MOSFET-Rechner öffnen →

Häufig gestellte Fragen

Was bedeutet VTO=2.6V beim FDC2512?

VTO (Threshold Voltage) ist die modellierte Gate-Schwellenspannung, ab der im MOSFET-Modell Kanalstrom einsetzt. Beim FDC2512 liegt sie bei 2.6 V. Allein daraus laesst sich jedoch keine sichere Logic-Level-Aussage ableiten; dafuer sind vor allem R_DS(on)-Angaben, Transferkurven sowie Strom- und Temperaturbedingungen bei der tatsaechlichen Gate-Spannung relevant.

Kann ich den FDC2512 direkt in LTSpice verwenden?

Hauefig ja, aber nicht zwingend ohne Nacharbeit. Kopieren Sie die .model-Zeile aus der KiCad-Spice-Library in Ihre Netzliste und pruefen Sie Modellformat, Bibliothekseinbindung und Temperatur-/Optionsdefaults Ihres LTSpice-Setups. Das Modell verwendet das LEVEL-1-Format, das in vielen SPICE-Simulatoren grundsaetzlich bekannt ist.

Modelle mit niedrigerem modelliertem RDS(on)

Folgende Modelle liegen in ähnlichen Grundkategorien, zeigen im jeweiligen SPICE-Modell jedoch abweichende BF- bzw. RDS(on)-Tendenzen:

Technologische Alternativen (NMOS)

Weitere Transistormodelle mit vergleichbarem Schwellenspannungs-Niveau (VTO):

Quellen und Referenzen

Methodik & Quellenprüfung

Inhalte basieren auf nachvollziehbaren Modellgleichungen, Normbezügen, Primärliteratur oder Hersteller-/Datenbankquellen. Quellenlinks wurden zuletzt am 3. April 2026 gegen offizielle Veröffentlichungen geprüft.