2SJ162C SPICE Modell — PMOS MOSFET Parameter | KennLab

SPICE-Modellparameter für den 2SJ162C (PMOS MOSFET): VTO=-0.08, KP=0.6. Quelle: KiCad-Spice-Library.


MOSFET · PMOS

Übersicht

Der 2SJ162C ist ein PMOS MOSFET . Die Schwellenspannung (VTO) beträgt -0.08 V .

Die nachfolgenden SPICE-Modellparameter stammen aus der Open-Source-Bibliothek KiCad-Spice-Library und lassen sich in vielen Faellen in LTSpice, ngspice oder QUCS einbinden. Ob ein Modell ohne Nacharbeit laeuft, haengt jedoch von Bibliothekseinbindung, Syntaxdetails und Simulatoroptionen ab. Das Modell verwendet das VDMOS/LEVEL-1 Format.

Ausgangskennlinienfeld (I_D vs V_DS)

Ausgangskennlinienfeld — 2SJ162C V_DS [V] I_D [A] V_GS = 1V V_GS = 2V V_GS = 3V

Das Ausgangskennlinienfeld zeigt den Drainstrom I_D als Funktion der Drain-Source-Spannung V_DS für drei Gate-Spannungen. Der Übergang von der linearen zur Sättigungsregion laesst sich im Modell nachvollziehen. Nutzen Sie unseren MOSFET-Arbeitsbereich-Rechner für interaktive Analysen.

Einordnung & Anwendung

Typologie Feldeffekttransistor (MOSFET)
Polarität PMOS
Modell-Einordnung Niedrigere VTO-Einordnung
Gate-Schwellenspannung (VTO) Niedriger (-0.08 V)

Ein niedriger VTO-Wert (VTO = -0.08 V) kann im Modell auf ein früheres Einsetzen des Kanalstroms hindeuten. Für die Beurteilung einer 3.3V- oder 5V-Ansteuerung sind jedoch vor allem R_DS(on)-Kennwerte, Transferkurven, Stromniveau und Temperaturverhalten des konkreten Bauteils maßgeblich.

Hinweis: Diese Einordnung leitet sich aus wenigen SPICE-Kennwerten ab und ersetzt keine datenblatt-, thermik- oder schaltungsbezogene Eignungspruefung.

Gate-Kapazität & Treiberauslegung

Die eher geringe Eingangskapazität (CGS = 900.000 pF) deutet auf geringeren Umladebedarf hin. Ob eine direkte Ansteuerung ausreicht, hängt dennoch von Gate-Ladung, Pegelreserve, PWM-Frequenz und den zulässigen Schaltverlusten ab.

SPICE-Modellparameter

2SJ162C — MOSFET SPICE Parameter
ParameterSPICE-SchlüsselWert
Schwellenspannung VTO -80.000 mV
Transkonduktanzkoeffizient KP 600.000 mA/V²
Kanallängenmodulation LAMBDA 100.000 m1/V
Drain-Widerstand RD 100.000 mΩ
Source-Widerstand RS 550.000 mΩ
RDS(on) Widerstand RDS 10.00 MΩ
Max. Gate-Drain Kapazität CGDMAX 215.000 pF
Min. Gate-Drain Kapazität CGDMIN 10.000 pF
Gate-Source Kapazität CGS 900.000 pF
Sperrschichtkapazität CJO 1.200 nF
Sättigungsstrom IS 4.000 µA
Emissionskoeffizient N 2.4000

SPICE .model Zeile

.model 2SJ162C VDMOS(PCHAN (VTO=-0.08 KP=0.6 LAMBDA=0.1 RD=0.1 RS=0.55 RDS=10000000 CGDMAX=2.15e-10 CGDMIN=1e-11 CGS=9e-10 CJO=1.2e-9 IS=0.000004 N=2.4 A=0.25 M=0.7 VJ=2.5)

Die obige Zeile kann in viele SPICE-Netzlisten (LTSpice, ngspice, QUCS) uebernommen werden. Vor dem produktiven Einsatz sollten Modellsyntax, Default-Temperaturen und Bibliothekspfade im verwendeten Simulator geprueft werden. Das Modell verwendet das VDMOS(PCHAN Format.

Hinweise zur Nutzung

1. Viele SPICE-Workflows starten mit einer nominalen Simulationstemperatur von 27°C. Massgeblich bleiben jedoch die Einstellungen des verwendeten Simulators (z.B. .temp, tnom) und die modellierten Temperaturkoeffizienten.

2. Kopieren Sie die .model-Zeile direkt in Ihre SPICE-Netzliste oder verwenden Sie unseren SPICE-Parameterextraktion Rechner.

3. Die Modellgenauigkeit kann je nach Hersteller-Charge variieren. Validieren Sie kritische Designs stets mit Datenblatt-Messungen.

MOSFET Arbeitsbereich Schnellrechner

PMOS-Parameter aus SPICE-Modell vorausgefüllt:

V
V
V
mA/V²
Id2.846 mA
BereichSättigung
Pd14.23 mW
Erweiterten MOSFET-Rechner öffnen →

Häufig gestellte Fragen

Was bedeutet VTO=-0.08V beim 2SJ162C?

VTO (Threshold Voltage) ist die modellierte Gate-Schwellenspannung, ab der im MOSFET-Modell Kanalstrom einsetzt. Beim 2SJ162C liegt sie bei -0.08 V. Allein daraus laesst sich jedoch keine sichere Logic-Level-Aussage ableiten; dafuer sind vor allem R_DS(on)-Angaben, Transferkurven sowie Strom- und Temperaturbedingungen bei der tatsaechlichen Gate-Spannung relevant.

Kann ich den 2SJ162C direkt in LTSpice verwenden?

Hauefig ja, aber nicht zwingend ohne Nacharbeit. Kopieren Sie die .model-Zeile aus der KiCad-Spice-Library in Ihre Netzliste und pruefen Sie Modellformat, Bibliothekseinbindung und Temperatur-/Optionsdefaults Ihres LTSpice-Setups. Das Modell verwendet das LEVEL-1-Format, das in vielen SPICE-Simulatoren grundsaetzlich bekannt ist.

Technologische Alternativen (PMOS)

Weitere Transistormodelle mit vergleichbarem Schwellenspannungs-Niveau (VTO):

Quellen und Referenzen

Methodik & Quellenprüfung

Inhalte basieren auf nachvollziehbaren Modellgleichungen, Normbezügen, Primärliteratur oder Hersteller-/Datenbankquellen. Quellenlinks wurden zuletzt am 3. April 2026 gegen offizielle Veröffentlichungen geprüft.